Le langage SystemVerilog - Synthèse et vérification des circuits numériques complexes

Cours et exercices corrigés - L3, master, écoles d'ingénieurs

Jacques Weber, Sébastien Moutault - Collection Sciences sup

304 pages, parution le 11/03/2009

Ajouter à une liste

Indisponible

Résumé

SystemVerilog est l'un des langages de description des circuits numériques les plus récents (2005). Il est le premier langage qualifié de HDVL, pour Hardware Description and Verification Language. Il hérite à la fois des capacités de description de modules synthétisables et des facultés d'abstraction des langages objets qui permettent la vérification de systèmes complexes.

Le livre est organisé en quatre parties :

Une première exploration rapide permet de découvrir l'ensemble du langage.
La seconde partie présente la boite à outils dont se serviront les deux parties suivantes.
La troisième partie est consacrée à la construction de modules synthétisables et des tests unitaires qui sont indissociables de la conception de ces modules.
La dernière partie est consacrée à la mise en place d'un banc de vérification fondé sur la programmation objet. Elle amène le lecteur à comprendre les deux librairies de vérification les plus couramment rencontrées : VMM library (Verification Methodology Manual for SystemVerilog) et OVM library (Open Verification Methodology).

Les exemples du livre ont tous été testés en synthèse et/ou en simulation, suivant le cas. Ces exemples sont disponibles en téléchargement sur le site compagnon du livre : www.lelangagesystemverilog.net.

Public :
Élèves-ingénieurs EEA; Élèves en IUT GEII ; Étudiants en Licence professionnelle et Master EEA.

L'auteur - Jacques Weber

Jacques Weber - Maître de conférences à l'IUT de Cachan, diplômé de l'Ecole supérieure d'électricité.

Autres livres de Jacques Weber

Histoire de la civilisation indienne - Tome 1 - L'Inde ancienne et médiévale

Vivre en bourgeois, penser en demi-dieu

Le langage VHDL : du langage au circuit, du circuit au langage

La brulure de l ete

Découvrir tous les livres de Jacques Weber

L'auteur - Sébastien Moutault

Sébastien Moutault - Professeur agrégé de génie électrique à l'IUT de Bordeaux, ancien élève de l'Ecole Normale Supérieure de Cachan

Autres livres de Sébastien Moutault

Le langage VHDL : du langage au circuit, du circuit au langage

Découvrir tous les livres de Sébastien Moutault

Sommaire

Modélisation, synthèse et vérification : le même langage
Structures et algorithmes
Décrire le circuit
Vers la vérification

Voir tout

Replier

Caractéristiques techniques

	PAPIER
Éditeur(s)	Dunod
Auteur(s)	Jacques Weber, Sébastien Moutault
Collection	Sciences sup
Parution	11/03/2009
Nb. de pages	304
Format	17 x 24
Couverture	Broché
Poids	515g
Intérieur	Noir et Blanc
EAN13	9782100518012
ISBN13	978-2-10-051801-2